Det finns inte mycket tillgänglig information angående AMD:s kommande APU-enheter som baseras på arkitekturen Zen 2, produkter som går under kodnamnet Renoir har dock i ett nytt rykte hävdats utrustas med Vega-grafik med upp till 12 beräkningsenheter.

Under förra veckan lanserade AMD sin senaste APU-enhet Athlon 3000G. Här rör det sig om processorarkitekturen Zen+, två processorkärnor och fyra trådar. Den utrustas även med en integrerad grafikkrets baserad på arkitekturen Vega. Mer exakt är det ”Vega 3”-grafik vilket innebär att kretsen utrustats med endast tre beräkningsenheter.

Nästa generations APU-enheter ryktas nu kunna ta ett rejält kliv framåt när det kommer till de integrerade grafikkretsarna. Enligt Twitter-profilen Komachi ska dessa Zen 2-baserade enheter som går under samlingsnamnet Renoir blir tillgängliga i Ryzen 7 och Ryzen 9-varianter. De sistnämnda sägs utrustas med Vega 12-grafik vilket innebär 12 beräkningsenheter.

Det finns ingen information angående antalet processorkärnor dessa enheter skulle kunna utrustas med. Däremot är Zen 2 baserad på 7 nanometers (nm) tillverkningsteknik vilket innebär att fler kärnor kan få plats på processorkretsarna. Genom att inte öka antalet kärnor eller endast lägga till ett fåtal skulle AMD kunna lämna tillräckligt mycket plats för större grafikkretsar.

Twitter-profilen Locuza kommer även med förslag om hur AMD kan välja att konfigurera dessa beräkningsenheters kluster. Här nämns även Vega 13 och Vega 15-grafik. Något Komachi inte nämner i sina egna inlägg.

 

Värt att påpeka är att det i dagsläget inte finns någon bekräftad information från AMD angående hur många processorkärnor eller beräkningsenheter nästa generations APU-enheter kan komma att utrustas med. Således bör ovanstående information tas med en nypa salt.

Lägsta pris på Prisjakt.se (Affiliate)

2
Leave a Reply

avatar
2 Comment threads
0 Thread replies
1 Followers
 
Most reacted comment
Hottest comment thread
1 Comment authors
Bengt-Arne Johansson Recent comment authors
  Subscribe  
senaste äldsta flest röster
Notifiera vid
Bengt-Arne Johansson
Medlem
Bengt-Arne Johansson
Bengt-Arne Johansson
Medlem
Bengt-Arne Johansson

Sen ”Locusa” verkar flumma rätt mycket, vet verkligen inte var han har fått drömt fram att 3 cu delar på cache. Det riktiga är ”Four Compute units are wired to share an Instruction Cache 16 KiB in size and a scalar data cache 32KiB in size.” Compute units One compute unit combines 64 shader processors with 4 TMUs.[9][10] The compute unit is separate from, but feed into, the render output units (ROPs).[10] Each Compute Unit consists of a CU Scheduler, a Branch & Message Unit, 4 SIMD Vector Units (each 16-lane wide), 4 64KiB VGPR files, 1 scalar unit, a… Läs hela »